Según los informes, TSMC está a punto de completar la investigación y el desarrollo del embalaje de chips avanzado a nivel de panel (PLP) y planea comenzar la producción a pequeña escala alrededor de 2027.
Para satisfacer la demanda de chips de inteligencia artificial más potentes, el embalaje avanzado a nivel de panel utilizará sustratos cuadrados que pueden acomodar más semiconductores en lugar de sustratos circulares tradicionales de 300 mm.
Dos fuentes revelaron que la primera generación de la nueva tecnología de envasado de TSMC utilizará sustratos de 310 mm x 310 mm.Esto es mucho más pequeño que el tamaño de 510 mm x 515 mm probado previamente por los fabricantes de chips, pero aún proporciona más área de superficie que las obleas circulares tradicionales.
TSMC está acelerando su progreso de desarrollo.La fuente dijo que la compañía está construyendo una línea de producción piloto en la ciudad de Taoyuan, Taiwán, China, con el objetivo de comenzar la producción a pequeña escala alrededor de 2027.
El proveedor de envasado y pruebas de chips más grande del mundo, Riyueguang, confirmó anteriormente que está construyendo una línea de empaque de chips a nivel de panel con sustratos de 600 mm × 600 mm.Sin embargo, cuando se enteró de que el tamaño inicial de TSMC era relativamente pequeño, decidió construir otra línea de producción de prueba en Kaohsiung con el mismo tamaño que TSMC.
Se consideró que el embalaje de chips tenía requisitos técnicos más bajos que la producción de chips.Sin embargo, para los chips de computación de inteligencia artificial, los métodos de empaque avanzados, como la tecnología de envasado de chips Cowos TSMC, ahora se han vuelto igualmente importantes como fabricación de chips.Esto se debe a que la tecnología de embalaje avanzada puede integrar GPU, CPU y memoria de alto ancho de banda (HBM) en una sola supercomputadora, como Blackwell de Nvidia.Broadcom, Amazon, Google y AMD también confían en la tecnología Cowos de TSMC para satisfacer sus necesidades de envasado de chips.
