Para visitantes en ElectronicA 2024

¡Reserve su tiempo ahora!

Todo lo que se necesita es unos pocos clics para reservar su lugar y obtener el boleto de stand

Hall C5 Booth 220

Registro anticipado

Para visitantes en ElectronicA 2024
¡Están todos registrados! ¡Gracias por hacer una cita!
Le enviaremos los boletos de stand por correo electrónico una vez que hayamos verificado su reserva.
Casa > Noticias > TSMC fabricará chips grandes que tengan el doble del tamaño de las chips más grandes de hoy, con una potencia de salida de varios kilovatios
RFQs/Orden (0)
español
español

TSMC fabricará chips grandes que tengan el doble del tamaño de las chips más grandes de hoy, con una potencia de salida de varios kilovatios


¿Crees que el instinto de AMD MI300X y la GPU B200 de NVIDIA son muy grandes?TSMC anunció recientemente en un Seminario de Tecnología de América del Norte que está desarrollando una nueva versión de Cowos Packaging Technology, que aumentará el tamaño del paquete de nivel de sistema (SIP) en más de dos veces.La fábrica OEM predice que estos usarán enormes paquetes de 120x120 mm y consumirán varios kilovatios de potencia.

La última versión de COWOS permite a TSMC fabricar capas intermedias de silicio que son aproximadamente 3.3 veces más grandes que las fotomatas (o máscaras, 858 milímetros cuadrados).Por lo tanto, la lógica, las pilas de memoria 8 HBM3/HBM3E, la E/S y otros chips pequeños (chiplets) pueden ocupar hasta 2831 milímetros cuadrados.El tamaño máximo del sustrato es de 80 x 80 milímetros.El instinto de AMD MI300X y el B200 de NVIDIA usan esta tecnología, aunque el chip B200 de NVIDIA es más grande que el MI300X de AMD.

La próxima generación de COWOSL se pondrá en producción en 2026 y podrá lograr una capa intermedia de aproximadamente 5.5 veces el tamaño de la máscara (que puede no ser tan impresionante como el tamaño de máscara 6 veces anunciado el año pasado).Esto significa que 4719 milímetros cuadrados estarán disponibles para lógica, hasta 12 pilas de memoria HBM y otros chips pequeños.Este tipo de SIP requiere un sustrato más grande, y de acuerdo con las diapositivas de TSMC, estamos considerando 100x100 milímetros.Por lo tanto, tales chips no podrán usar módulos OAM.

TSMC no se detendrá allí: para 2027, tendrá una nueva versión de la tecnología Cowos, que hará el tamaño de la capa intermedia 8 veces o más veces el tamaño de la máscara, proporcionando un espacio de 6864 milímetros cuadrados para Chiplet.Uno de los diseños propuestos por TSMC se basa en cuatro chips de sistema integrados apilados (SOICS), combinados con 12 pilas de memoria HBM4 y chips de E/S adicionales.Tal gigante definitivamente consumiría una gran cantidad de potencia: los discutidos aquí son varios kilovatios y requieren técnicas de enfriamiento muy complejas.TSMC también espera que este tipo de solución use un sustrato de 120x120 mm.

Curiosamente, a principios de este año, Broadcom mostró un chip AI personalizado con dos chips lógicos y pilas de memoria de 12 hbm.No tenemos especificaciones específicas para este producto, pero parece más grande que el instinto de AMD MI300X y el B200 de NVIDIA, aunque no es tan grande como el plan 2027 de TSMC.

Seleccione el idioma

Haga clic en el espacio para salir